Dq
B

分类导航

Mentor Graphics Precision 2019.1中文版 

大小:596MB更新:2019-08-19
类别:辅助设计系统:XP/Win7/Win8/Win10

软件介绍

特别说明

提取码: wskq

Mentor Graphics Precision破解版是一款非常优秀的电子设计软件,它为用户提供了几个独特的功能,使每个设计人员能够更快地达到时序收敛,最大限度地减少设计变更的影响,并满足特定应用的要求。所以有需要的用户赶紧来下载吧,教程如下,欢迎下载!

Mentor Graphics Precision 2019.1中文版

Mentor Graphics Precision破解教程

1,双击安装软件

Mentor Graphics Precision 2019.1中文版

2,右键管理员身份运行MentorKG.exe,保存LICENSE.TXT,使用许可证注册软件即可

详细的破解说明请参照作者写的Readme.txt,也可以参考我们之前的Mentor Graphics Precision 2018.1破解说明

3,安装破解完成,Enjoy

Mentor Graphics Precision 2019.1中文版

软件模块介绍

一、Precision RTL Plus

Precision RTL Plus是Mentor Graphics的旗舰FPGA综合解决方案,为商业应用以及军用和安全关键系统提供突破性优势。Precision RTL Plus提供了一种改进的FPGA设计方法,可提高设计人员的工作效率。通过其先进的综合技术和Mentor FPGA流程中的集成,它提供了几个独特的功能,使每个设计人员能够更快地达到时序收敛,最大限度地减少设计变更的影响,并满足特定应用的要求。

主要特色和优点:

1、物理合成

平均性能提升10%

支持Altera,Lattice,Microsemi和Xilinx

2、精确-Validate

供应商独立的FPGA调试和验证

无任何HDL修改的无缝按钮式仪表

系统速度FPGA验证,几乎无限可见

3、Mil-Aero,安全关键,DO-254

结果的可重复性

设计保证的综合

与DO-254的Mentor工具集成

4、精确-encrypt

供应商独立的HDL加密

基于IEEE P1735

可与ModelSim和Questa互操作

5、低功耗合成

优化以降低动态功耗

多供应商支持

6、与Mentor Tools集成

使用HDL Designer重复设计

使用FormalPro进行等效性检查

使用ReqTracer跟踪需求

FPGA-PCB与I / O Designer的协同设计

7、增量合成

全自动增量合成

基于分区的增量合成

减少运行时间并保留QoR

与增量布局布线相结合

8、资源经理

嵌入式资源的图形分析

有助于提高性能和面积

Mentor Graphics Precision 2019.1中文版

二、Precision Hi-Rel

Precision Hi-Rel,为安全关键和高可靠性应用提供基于综合的辐射效应缓解。减轻辐射效应的替代方法,例如手动将安全措施编码到设计中,可能太困难,耗时或容易出错。借助Precision Hi-Rel,设计人员可以防止单一事件影响(SEE),并从自动化,广泛的用户控制和多供应商支持中受益。

主要特色和优点:

1、三重模块冗余(TMR)

广泛的设备支持TMR插入

广泛的用户控制

2、安全的FSM

容错FSM编码

所有状态机编码的故障恢复

三、Precision RTL

Precision RTL是Mentor Graphics的入门级FPGA综合解决方案,可提供卓越的结果质量,是Mentor Graphics全面的FPGA供应商独立解决方案的一部分。Precision RTL具有丰富的功能集,包括高级优化,屡获殊荣的分析和行业领先的语言支持,可实现独立于供应商的设计,加快产品上市时间,消除设计缺陷并提供卓越的结果质量。

主要特点和优点:

1、FPGA供应商独立综合

支持Altera,Lattice,Microsemi和Xilinx

对Atmel和QuickLogic的OEM支持

所有设备的HDL和约束相同

2、精确-IP

为任何设备生成构建块IP

利用针对Precision验证的第三方IP

3、卓越的成绩质量

快速满足绩效和地区目标

先进的时序驱动优化

多个供应商的技术推断

4、与Mentor Tools集成

使用HDL Designer重复使用设计

使用FormalPro进行等效性检查

5、ASIC原型支持

简化ASIC到FPGA的迁移

自动门控时钟转换

DesignWare实例的转换

支持ASIC时序约束(SDC)

6、ASIC原型支持

简化ASIC到FPGA的迁移

自动门控时钟转换

DesignWare实例的转换

支持ASIC时序约束(SDC)

7、行业领先的语言支持

支持Verilog,VHDL,SystemVerilog和EDIF格式的任意组合

支持Synopsys设计约束

相关专题

  • 电子设计软件

相关推荐